Software Journal:
Theory and Applications

Send article
Entrance Registration

Results for архитектура intel mic

  1. О поддержке работы т++-приложений на гибридных вычислительных кластераx на базе процессоров intel xeon и ускорителей intel xeon phi

    В.А. Роганов Федеральное государственное бюджетное учреждение науки Институт программных систем им. А.К. Айламазяна РАН, с. Веськово, Russian Federation;
    А.А. Кузнецов Федеральное государственное бюджетное учреждение науки Институт программных систем им. А.К. Айламазяна РАН, с. Веськово, Russian Federation;
    Г.А. Матвеев Федеральное государственное бюджетное учреждение науки Институт программных систем им. А.К. Айламазяна РАН, с. Веськово, Russian Federation;
    В.И. Осипов Федеральное государственное бюджетное учреждение науки Институт программных систем им. А.К. Айламазяна РАН, с. Веськово, Russian Federation;

    The article was published in issue №1

    В статье дано краткое описание программно-аппаратной архитектуры Intel MIC, а также методов реализации поддержки работы Т-приложений на гибридных кластерах, узлы которых построены на базе процессоров Intel Xeon и ускорителей Intel Xeon Phi, представлены способы оптимизации работы приложений Т++ на данных ускорителях и результаты их тестовых прогонов на узлах гибридного кластера. В качестве тестового Т++-приложения была выбрана задача «Вычисление числа p методом Монте-Карло».